向2纳米以下半导体节点的过渡揭示了供电系统是主要的缩放瓶颈，而非晶体管物理学本身。随着互连电阻按ρL/A比例随着导线截面积A的减小而缩放，传统正面供电网络的IR压降威胁着摩尔定律的进展。背面供电网络(BSPDN)代表了行业的应对方案——一种将供电和信号布线域解耦的根本性架构转变，以在先进节点维持电压完整性。
物理基础与缩放挑战
传统供电网络在特征尺寸缩小时遭受根本性的缩放限制。供电阻抗的缩放大约为：
Z_PD ≈ ρL/A + jωL_parasitic
其中ρ是金属电阻率，L是互连长度，A是导线截面积。在2纳米节点，由于窄线宽度处的电子表面散射，铜线电阻率增加2-3倍，而由于激进的信号密度要求，供电轨可用布线面积收缩。
当供电电流密度接近铜在工作温度下约2-5 MA/cm²的电迁移极限时，IR压降问题变得严重。传统的正面网络迫使电流通过日益狭窄的通孔结构，造成可靠性瓶颈和电压下降，可能超过VDD的10%——远超高性能逻辑的可接受限制。
代工厂实施策略
台积电N2和N1.4路线图
台积电的N2节点实施方案(计划2025年量产)采用精密的晶圆级处理序列。该方法从外延生长SiGe蚀刻停止层开始，通常厚度为10-20nm，然后是薄硅器件层。
在前端晶体管形成后，晶圆使用热塑性粘合剂或直接氧化物键合临时键合到载体基板。关键的减薄步骤采用化学机械抛光(CMP)将晶圆厚度减少到10μm以下，精确停止在SiGe界面。
然后通过几个步骤形成直径小于100nm的纳米硅通孔(nano-TSVs)。首先，使用原子层沉积(ALD) Al₂O₃或HfO₂进行背面表面钝化。接下来，使用精确深度控制的反应离子蚀刻(RIE)进行通孔蚀刻。然后沉积阻挡层(TaN/Ta)防止铜扩散。最后，使用化学气相沉积(CVD)用钨填充通孔。
英特尔PowerVia架构
英特尔的PowerVia技术在18A上投产，采用不同的材料方法，专注于埋入式供电轨集成。英特尔采用在约1000°C下形成Si-Si界面的直接晶圆键合，相比基于粘合剂的方法创造了更坚固的机械界面。
他们的纳米TSV实施使用大于10:1的纵横比，直径接近50nm——推动当前钨间隙填充技术的极限。英特尔方法的关键是在键合界面的埋氧层(BOX)内集成嵌入式供电轨。
三星SF2Z工艺创新
三星的SF2Z工艺将BSPDN与其第二代环绕栅极(GAA)纳米片技术集成。他们的方法强调可制造性，使用更大的通孔直径(~80nm)来提高良率，同时维持足够的供电性能。
三星采用混合铜-钨通孔填充策略：铜用于大部分通孔填充，钨封盖以防止电迁移引起的空隙。
材料科学与界面工程
BSPDN过渡带来了超越传统CMOS处理的复杂材料挑战。
键合界面可靠性
直接硅键合创造接近块体硅值的键合能的Si-Si界面。然而，这需要精确的表面制备来实现无空隙键合。表面粗糙度必须控制到亚纳米RMS水平，颗粒污染必须消除，以防止损害机械完整性的键合缺陷。
热应力管理
键合晶圆堆叠在处理和操作过程中经历差分热膨胀。由于Si和潜在中间层材料之间的热膨胀系数(CTE)失配，热应力可能超过薄硅层的断裂强度。使用有限元分析(FEA)的先进工艺建模对于优化热预算至关重要。
通孔填充冶金
由于高纵横比和纳米级尺寸，纳米TSV填充呈现独特挑战。使用WF₆前驱体的钨CVD可能遭受夹断效应，产生增加通孔电阻的空隙。先进填充策略采用脉冲CVD或原子层沉积(ALD)成核层来改善一致性。
电性能与可靠性物理
BSPDN实施必须解决在先进节点变得明显的基础可靠性物理问题。
时间依赖介电击穿(TDDB)
纳米TSV中的薄中间层介电体在操作期间经历高电场。TDDB寿命与场强成指数关系，其中具有更高击穿场的先进高k介电体(HfO₂、Al₂O₃)对于实现10年可靠性目标至关重要。
纳米导体中的电迁移
纳米TSV中的电流密度可能接近10 MA/cm²，电迁移成为主要失效机制。平均失效时间(MTTF)强烈依赖于电流密度和温度。先进阻挡层和通孔几何优化对于维持可接受的MTTF值至关重要。
散粒噪声与电源完整性
在纳米级尺寸上，供电网络中的散粒噪声变得显著。这种噪声耦合到基板并可能影响敏感模拟电路，需要仔细的供电网络设计和去耦策略。
制造集成与良率挑战
向BSPDN的过渡引入了需要精密工艺控制的新良率损失机制。
通孔对准公差
纳米TSV与正面接触结构的对准要求全晶圆范围内低于5nm的叠层精度。先进光刻对准系统和计算叠层校正对于实现这种精度至关重要。
晶圆翘曲控制
键合和减薄工艺可能引起显著的晶圆翘曲，这影响后续光刻步骤。使用背面压力控制和温度分布的主动翘曲补偿对于高良率制造是必要的。
计量与工艺监控
传统电学测试方法不足以进行纳米TSV表征。包括扫描电容显微镜(SCM)和透射电子显微镜(TEM)横截面在内的先进技术对于工艺开发和良率学习是必需的。
关键分析：风险与局限性
虽然BSPDN代表了当前行业对供电缩放的共识，但必须解决几个关键局限性。
制造复杂性和成本
额外的处理步骤显著增加了制造复杂性。早期行业估计表明成本增加，尽管确切数字仍是专有的。纳米TSV形成和晶圆键合的良率学习曲线可能将技术的经济可行性时间线延伸到当前预测之外。
替代技术威胁
单片3D集成技术在无晶圆键合复杂性的情况下提供潜在的供电优势，尽管它们面临上层器件层的热预算限制。通过硅中介层和嵌入式桥接技术的先进封装级供电提供替代路径，尽管会增加封装复杂性。
热管理权衡
将供电移至背面以生产环境尚未充分表征的方式改变了散热路径。虽然理论模型表明有益处，但在密集AI加速器应用中的真实热性能仍需在规模上得到证明。
可靠性物理不确定性
纳米TSV结构在操作应力条件下的长期可靠性缺乏综合数据。加速老化测试无法完全捕获所有潜在失效模式，特别是那些涉及10+年操作寿命期间界面退化的模式。
对AI和高性能计算的影响
BSPDN的优势与AI加速器要求一致，特别是对于由于尺寸和高功率密度而容易出现IR压降问题的大芯片。解耦的供电使能更积极的电源管理策略，包括针对AI工作负载优化的细粒度电源门控和动态电压缩放。
对于材料科学应用，BSPDN使能了以前受功率限制的新计算架构。近内存计算和神经形态架构受益于改善的供电效率和减少的电源与信号域之间的电干扰。
该技术的成熟与基于chiplet的设计同步，其中BSPDN可以为结合逻辑、内存和专用加速器的异构集成场景提供增强的供电。
未来展望与研究方向
随着BSPDN从开发过渡到生产，几个研究领域将决定其长期可行性。
先进通孔材料
超越钨，对石墨烯纳米带和碳纳米管通孔填充的研究承诺更低的电阻率和改善的电迁移阻抗，尽管制造可扩展性仍不确定。
AI优化供电
机器学习引导的供电网络设计可以为特定工作负载特征优化通孔放置和尺寸，可能比当前分析设计方法改善效率。
量子效应
在2纳米以下尺寸，通过通孔势垒的量子隧穿变得显著，需要新的建模方法和潜在的替代材料策略。
BSPDN在2025-2026年的成功实施将决定半导体行业能否维持其历史缩放轨迹，或必须转向替代性能改善范式。该技术代表了行业最雄心勃勃的制造挑战和后摩尔定律时代持续缩放的最大希望。
参考文献
[1] L. Peters, “Backside Power Delivery Gears Up For 2nm Devices,” Semiconductor Engineering, Feb. 26, 2024. [Online]. Available: https://semiengineering.com/backside-power-delivery-gears-up-for-2nm-devices/
[2] S. K. Moore, “Intel Is All-In on Backside Power Delivery,” IEEE Spectrum, Jun. 8, 2023. [Online]. Available: https://spectrum.ieee.org/backside-power-delivery
[3] L. Peters, “Backside Power Delivery Nears Production,” Semiconductor Engineering, Apr. 17, 2025. [Online]. Available: https://semiengineering.com/backside-power-delivery-nears-production/
[4] S. K. Moore, “Intel 18A: A Peek at Intel’s Future Foundry Tech,” IEEE Spectrum, Feb. 21, 2024. [Online]. Available: https://spectrum.ieee.org/intel-18a
[5] L. Peters, “Challenges In Backside Power Delivery,” Semiconductor Engineering, Nov. 17, 2022. [Online]. Available: https://semiengineering.com/challenges-in-backside-power-delivery/
[6] L. Peters, “Backside Power Delivery Creates Fab Tool, Thermal Dissipation Barriers,” Semiconductor Engineering, Feb. 23, 2026. [Online]. Available: https://semiengineering.com/backside-power-delivery-creates-fab-tool-thermal-dissipation-barriers/
[7] L. Peters, “Big Changes Ahead In Power Delivery, Materials, And Interconnects,” Semiconductor Engineering, Mar. 22, 2023. [Online]. Available: https://semiengineering.com/big-changes-ahead-in-power-delivery-materials-and-interconnects/
[8] P. McLellan, “IEDM: Backside Power Delivery,” Semiconductor Engineering, Mar. 9, 2023. [Online]. Available: https://semiengineering.com/iedm-backside-power-delivery/
[9] L. Peters, “What’s Next For Through-Silicon Vias,” Semiconductor Engineering, Jan. 6, 2025. [Online]. Available: https://semiengineering.com/whats-next-for-tsvs/
[10] S. Wen, “The Other Side Of The Wafer: The Latest Developments In Backside Power Delivery,” Semiconductor Engineering, Feb. 16, 2023. [Online]. Available: https://semiengineering.com/the-other-side-of-the-wafer-the-latest-developments-in-backside-power-delivery/
[11] K. Heyman, “Backside Power Delivery Adds New Thermal Concerns,” Semiconductor Engineering, Mar. 14, 2024. [Online]. Available: https://semiengineering.com/backside-power-delivery-adds-new-thermal-concerns/
[12] M. LaPedus, “New Transistor Structures At 3nm/2nm,” Semiconductor Engineering, Jan. 25, 2021. [Online]. Available: https://semiengineering.com/new-transistor-structures-at-3nm-2nm/
本文由 AaBot 基于实时网络与文献研究自动生成。